طراحی و شبیه سازی مبدل آنالوگ به دیجیتال هیبرید پایپ لاین-دلتا-سیگما برای کاربردهای مخابراتی

در این پایان نامه، یک مدولاتوردلتا-سیگمای مرتبه ی چهار طراحی و شبیه سازی شده است. طرح ارائه شده، روشی برای امکان دستیابی به مدولاتور دلتا-سیگمای مرتبه ی بالا با کوانتایزر دقت بالا، بدون نیاز به مدارهای خطی ساز را پیشنهاد می کند. در ضمن، ساختار ارائه شده مشکل پایداری نیز نداشته و ذاتا پایدار می باشد. مدولاتور طراحی شده از دو مدولاتور مرتبه ی دوی تک بیت در طبقات اول و دوم و یک مبدل آنالوگ به دیجیتال پایپ لاین 8 بیت به عنوان کوانتایزر خارجی در طبقه ی سوم استفاده می کند. همچنین، امکان پیاده سازی روش کاهش فرکانس نمونه برداری کوانتایزر خارجی، بر روی این ساختار مطرح شده است. نحوه ی پیاده سازی کاهش نرخ نمونه برداری برای adc ارائه شده به گونه ای انجام شده است که منجر به حذف تعدای از فیلترهای دیجیتال شده و صرفه جویی در مقدار توان مصرفی بخش دیجیتال را رقم می زند. به منظور اثبات ایده ی مطرح شده، مدولاتور مرتبه ی 2-2-0 و همچنین ساختار با نرخ نمونه برداری کاهش داده شده ی آن، با استفاده از نرم افزار matlab/simulink به صورت رفتاری شبیه سازی شده است. در نهایت، یک مبدل آنالوگ به دیجیتال 12 بیتی با پهنای باند سیگنال ورودی برابر با 10 مگاهرتز و فرکانس نمونه برداری 160 مگا نمونه بر ثانیه در تکنولوژی سی ماس 90 نانومتر و ولتاژ تغذیه یک ولت به کمک نرم افزار h-spice طراحی و شبیه سازی شده است. مقدار سیگنال به نویز به دست آمده، با دامنه ی ورودی پیک تا پیک 66/0 ولت و فرکانس 100 کیلوهرتز، برابر با 67 دسی بل می باشد. توان مصرفی این مبدل در حدود 25 میلی وات می باشد.